Microprocessori AM3358BZCZA100 – MPU MPU ARM Cortex-A8
♠ Descrizzione di u pruduttu
| Attributu di u pruduttu | Valore di l'attributu |
| Fabbricante: | Texas Instruments |
| Categoria di u pruduttu: | Microprocessori - MPU |
| RoHS: | Dettagli |
| Stile di muntatura: | SMD/SMT |
| Pacchettu/Casa: | PBGA-324 |
| Serie: | AM3358 |
| Core: | ARM Cortex A8 |
| Numeru di Core: | 1 Core |
| Larghezza di u bus di dati: | 32 bit |
| Frequenza massima di clock: | 1 GHz |
| Memoria d'istruzzioni di a cache L1: | 32 kB |
| Memoria di dati di cache L1: | 32 kB |
| Tensione di alimentazione operativa: | 1,325 V |
| Temperatura minima di funziunamentu: | - 40°C |
| Temperatura massima di funziunamentu: | + 105°C |
| Imballaggio: | Vassoio |
| Marca: | Texas Instruments |
| Dimensione di a RAM di dati: | 64 kB, 64 kB |
| Dimensione di a ROM di dati: | 176 kB |
| Tensione I/O: | 1,8 V, 3,3 V |
| Tipu d'interfaccia: | CAN, Ethernet, I2C, SPI, UART, USB |
| Istruzzioni di cache L2 / Memoria di dati: | 256 kB |
| Tipu di memoria: | Cache L1/L2/L3, RAM, ROM |
| Sensibile à l'umidità: | Iè |
| Numeru di Timer/Contatori: | 8 Cronometri |
| Serie di processori: | Sitara |
| Tipu di pruduttu: | Microprocessori - MPU |
| Quantità di pacchettu di fabbrica: | 126 |
| Sottucateguria: | Microprocessori - MPU |
| Nome cummerciale: | Sitara |
| Timer di guardia: | Timer di guardia |
| Pesu unitariu: | 1,714 g |
♠ Processori AM335x Sitara™
I microprocessori AM335x, basati annantu à u processore ARM Cortex-A8, sò migliurati cù opzioni d'imagine, di trasfurmazione grafica, periferiche è d'interfaccia industriale cum'è EtherCAT è PROFIBUS. I dispusitivi supportanu sistemi operativi d'altu livellu (HLOS). U SDK di u processore Linux® è TI-RTOS sò dispunibili gratuitamente da TI.
U microprocessore AM335x cuntene i sottosistemi mostrati in u Diagramma di Blocchi Funziunali è una breve descrizzione di ognunu seguita:
Contene i sottosistemi mostrati in u Diagramma di Blocchi Funzionali è una breve descrizione di ognunu segue:
U sottosistema di l'unità di microprocessore (MPU) hè basatu annantu à u processore ARM Cortex-A8 è u sottosistema di l'acceleratore graficu PowerVR SGX™ furnisce l'accelerazione grafica 3D per supportà l'effetti di visualizazione è di ghjocu.
U PRU-ICSS hè separatu da u core ARM, chì permette un funziunamentu è un clock indipendenti per una maggiore efficienza è flessibilità. U PRU-ICSS permette interfacce periferiche supplementari è protokolli in tempu reale cum'è EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos è altri. Inoltre, a natura programmabile di u PRU-ICSS, inseme cù u so accessu à i pin, eventi è tutte e risorse system-on-chip (SoC), furnisce flessibilità in l'implementazione di risposte veloci in tempu reale, operazioni specializate di gestione di dati, interfacce periferiche persunalizate è in u scaricamentu di attività da l'altri core di processore di SoC.
• Processore RISC Sitara™ ARM® Cortex® -A8 à 32 bit finu à 1 GHz
– Coprocessore SIMD NEON™
– 32KB d'istruzzioni L1 è 32KB di cache di dati cù rilevazione di un solu errore (parità)
– 256KB di cache L2 cù codice di currezzione d'errore (ECC)
– 176KB di ROM d'avvio on-chip
– 64KB di RAM dedicata
– Emulazione è Debug – JTAG
– Controller d'interruzzione (finu à 128 richieste d'interruzzione)
• Memoria integrata in chip (RAM L3 spartuta)
– 64KB di RAM di u controller di memoria integratu in chip (OCMC) per scopi generali
– Accessibile à tutti i Maestri
- Supporta a Ritenzione per un Risvegliu Rapidu
• Interfacce di memoria esterna (EMIF)
- Controller mDDR (LPDDR), DDR2, DDR3, DDR3L:
– mDDR: Frequenza d'orologio 200 MHz (velocità di dati 400 MHz)
– DDR2: Memoria di clock di 266 MHz (velocità di dati di 532 MHz)
– DDR3: Memoria di clock di 400 MHz (velocità di dati di 800 MHz)
– DDR3L: Memoria di clock di 400 MHz (velocità di dati di 800 MHz)
– Bus di dati à 16 bit – 1 GB di spaziu indirizzabile tutale
– Supporta una cunfigurazione di dispositivi di memoria x16 o duie x8
– Controller di memoria à scopu generale (GPMC)
– Interfaccia di memoria asincrona flessibile à 8 bit è 16 bit cù finu à sette selezioni di chip (NAND, NOR, Muxed-NOR, SRAM)
– Utilizza u codice BCH per supportà ECC à 4, 8 o 16 bit
– Utilizza u codice Hamming per supportà ECC à 1 bit
– Modulu di Localizazione d'Errori (ELM)
– Adupratu in cunghjunzione cù u GPMC per localizà l'indirizzi di l'errori di dati da i polinomi di sindrome generati cù un algoritmu BCH
– Supporta a lucalizazione di l'errore di 4, 8 è 16 bit per bloccu di 512 byte basata annantu à l'algoritmi BCH
• Sottosistema di unità in tempu reale programmabile è sottosistema di cumunicazione industriale (PRU-ICSS)
– Supporta protocolli cum'è EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, è altri
– Dui unità programmabili in tempu reale (PRU)
– Processore RISC di caricamentu/almacenamentu à 32 bit capace di funziunà à 200 MHz
– 8KB di RAM d'istruzzioni cù rilevazione di un solu errore (parità)
– 8KB di RAM di dati cù rilevazione di errore unicu (parità)
– Multiplicatore à ciclu unicu di 32 bit cù accumulatore di 64 bit
– U Modulu GPIO Migliuratu Fornisce Supportu Shift-In/Out è Parallel Latch nantu à u Segnale Esternu
– 12KB di RAM spartuta cù rilevazione di un solu errore (parità)
– Trè banche di registri di 120 byte accessibili da ogni PRU
– Controllore d'Interrupt (INTC) per a Gestione di l'Eventi d'Ingressu di u Sistema
– Bus d'interconnessione lucale per cunnette i maestri interni è esterni à e risorse in u PRU-ICSS
– Periferiche in u PRU-ICSS:
– Un portu UART cù pin di cuntrollu di flussu, supporta finu à 12 Mbps
– Un Modulu di Captura Migliorata (eCAP)
– Dui porti Ethernet MII chì supportanu Ethernet industriale, cum'è EtherCAT
– Un portu MDIO
• Modulu di Gestione di Alimentazione, Reset è Orologio (PRCM)
– Cuntrolla l'entrata è l'uscita di i modi Stand-By è Deep-Sleep
– Rispunsevule di u Sequenziamentu di u Sonnu, u Sequenziamentu di Spegnimentu di u Dominiu di l'Energia, u Sequenziamentu di Risvegliu è u Sequenziamentu di Accensione di u Dominiu di l'Energia
– Orologi
– Oscillatore d'alta frequenza integratu da 15 à 35 MHz utilizatu per generà un clock di riferimentu per diversi orologi di sistema è periferichi
– Supporta u cuntrollu individuale di attivazione è disattivazione di l'orologio per i sottosistemi è e periferiche per facilità un cunsumu energeticu riduttu
– Cinque ADPLL per generà orologi di sistema (sottosistema MPU, interfaccia DDR, USB è periferiche [MMC è SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
– Putenza
– Dui duminii di putenza micca cummutabili (orologio in tempu reale [RTC], logica di sveglia [WAKEUP])
– Trè duminii di putenza cummutabili (sottosistema MPU [MPU], SGX530 [GFX], periferiche è infrastruttura [PER])
– Implementa SmartReflex™ Classe 2B per a scalatura di a tensione di u core basata annantu à a temperatura di u die, a variazione di u prucessu è e prestazioni (Scalatura di a tensione adattiva [AVS])
– Scalatura di Frequenza di Tensione Dinamica (DVFS)
• Periferiche di ghjocu
• Automatizazione Domestica è Industriale
• Apparecchi medichi di cunsumu
• Stampanti
• Sistemi di pedaggio intelligenti
• Distributori automatichi cunnessi
• Bilance di pesatura
• Console Educative
• Ghjoculi Avanzati
