Microcontrollori ARM LPC1850FET180,551 - MCU Cortex-M3 SRAM 200 kB SRAM 200 kB

• Core di u processore - processore ARM Cortex-M3 (versione r2p1), chì funziona à frequenze finu à 180 MHz.

– Unità di prutezzione di memoria (MPU) integrata in ARM Cortex-M3 chì supporta ottu regioni.

– ARM Cortex-M3 integratu in u Nested Vectored Interrupt Controller (NVIC).

– Ingressu d'interruzzione micca mascherabile (NMI).

– Debug JTAG è Serial Wire, traccia seriale, ottu punti di interruzione è quattru punti di guardia.

– Supportu di u Modulu di Traccia Miglioratu (ETM) è di u Buffer di Traccia Miglioratu (ETB).

– Timer di tick di u sistema.

• Memoria integrata in chip

– 200 kB SRAM per l'usu di codice è dati.

– Parechji blocchi SRAM cù accessu à u bus separatu.

– ROM di 64 kB chì cuntene u codice d'avviu è i driver di software integrati in u chip.

– Memoria programmabile una volta (OTP) à 64 bit + 256 bit per usu generale.

• Unità di generazione di clock

– Oscillatore à cristallu cù una gamma operativa da 1 MHz à 25 MHz.

– Oscillatore RC internu di 12 MHz cun una precisione di 1,5 % rispetto à a temperatura è a tensione.

– Oscillatore à cristallu RTC di putenza ultra bassa.

– Trè PLL permettenu u funziunamentu di a CPU finu à a velocità massima di a CPU senza bisognu di un cristallu d'alta frequenza. U secondu PLL hè dedicatu à l'USB à alta velocità, u terzu PLL pò esse adupratu cum'è PLL audio.

– Surtita di l'orologio

• Periferiche digitali configurabili:

– Sottosistema di timer configurabile di statu (SCTimer/PWM) nantu à AHB.

– Global Input Multiplexer Array (GIMA) permette di cunnette parechje entrate è uscite à periferiche guidate da eventi cum'è timer, SCTimer/PWM è ADC0/1

• Interfacce seriali:

– Interfaccia Flash SPI Quad (SPIFI) cù dati à 1, 2 o 4 bit à velocità finu à 52 MB per secondu.

– MAC Ethernet 10/100T cù interfacce RMII è MII è supportu DMA per un rendimentu elevatu cù un caricu di CPU bassu. Supportu per a marcatura temporale IEEE 1588/marcatura temporale avanzata (IEEE 1588-2008 v2).

– Una interfaccia USB 2.0 Host/Device/OTG à alta velocità cù supportu DMA è PHY (USB0) à alta velocità integratu in chip.

– Un'interfaccia host/dispositivu USB 2.0 à alta velocità cù supportu DMA, PHY à piena velocità integratu in chip è interfaccia ULPI à un PHY esternu à alta velocità (USB1).

– Software di prova elettrica di l'interfaccia USB inclusu in a pila USB ROM.

– Quattru UART 550 cù supportu DMA: un UART cù interfaccia modem cumpleta; un UART cù interfaccia IrDA; trè USART supportanu a modalità sincrona UART è una interfaccia di carta intelligente conforme à a specificazione ISO7816.

– Finu à dui cuntrolli C_CAN 2.0B cù un canale ognunu. L'usu di u cuntrolli C_CAN esclude l'operazione di tutti l'altri periferichi cunnessi à u listessu ponte di bus Vede a Figura 1 è a Rif. 2.

– Dui cuntrolli SSP cù supportu FIFO è multi-protocolu. Tramindui SSP cù supportu DMA.

– Una interfaccia Fast-mode Plus I2C-bus cù modalità monitor è cù pin I/O open-drain conformi à a specificazione cumpleta di u bus I2C. Supporta velocità di dati finu à 1 Mbit/s.

– Un'interfaccia I2C-bus standard cù modalità monitor è pin I/O standard.

– Dui interfacce I2S cù supportu DMA, ognuna cù un ingressu è un output.

• Periferiche digitali:

– Controller di memoria esterna (EMC) chì supporta dispositivi SRAM, ROM, flash NOR è SDRAM esterni.

– Controller LCD cù supportu DMA è una risoluzione di visualizazione programmabile finu à 1024 H

– 768 V. Supporta pannelli STN monocromi è culuriti è pannelli culuriti TFT; supporta a tabella di ricerca di culori (CLUT) di 1/2/4/8 bpp è a mappatura diretta di pixel di 16/24 bit.

– Interfaccia di carta SD/MMC (Secure Digital Input Output).

– Un controller DMA di scopu generale à ottu canali pò accede à tutte e memorie di l'AHB è à tutti i slave AHB compatibili cù DMA.

– Finu à 164 pin d'entrata/uscita d'usu generale (GPIO) cù resistenze pull-up/pull-down configurabili.

– I registri GPIO sò situati nantu à l'AHB per un accessu rapidu. I porti GPIO anu supportu DMA.

– Finu à ottu pin GPIO ponu esse selezziunati trà tutti i pin GPIO cum'è fonti d'interruzzione sensibili à u bordu è à u livellu.

– Dui moduli d'interruzzione di gruppu GPIO abilitanu una interruzzione basata annantu à un mudellu programmabile di stati d'ingressu di un gruppu di pin GPIO.

– Quattru timer/contatori di usu generale cù capacità di cattura è di currispundenza.

– Un PWM di cuntrollu di u mutore per u cuntrollu di u mutore trifase.

– Una interfaccia di codificatore in quadratura (QEI).

– Timer d'interruzzione ripetitiva (timer RI).

– Timer di guardia in finestra.

– Orologio in tempu reale (RTC) à bassissima putenza nantu à un duminiu di alimentazione separatu cù 256 byte di registri di salvezza alimentati da batteria.

– Timer di sveglia; pò esse alimentatu da batteria.

• Periferiche analogiche:

– Un DAC à 10 bit cù supportu DMA è una velocità di cunversione di dati di 400 kSamples/s.

– Dui ADC di 10 bit cù supportu DMA è una velocità di cunversione di dati di 400 kSamples/s. Finu à ottu canali d'entrata per ADC.

• ID unicu per ogni dispusitivu.

• Putenza:

– Alimentazione unica di 3,3 V (da 2,2 V à 3,6 V) cù regulatore di tensione internu nantu à u chip per l'alimentazione principale è u duminiu di putenza RTC.

– U duminiu di putenza RTC pò esse alimentatu separatamente da una batteria di 3 V.

– Quattru modi di putenza ridutta: Sonnu, Sonnu prufondu, Spegnimentu è Spegnimentu prufondu.

– Sveglia di u processore da a modalità Sleep via interruzioni di sveglia da diverse periferiche.

– Risvegliu da i modi Deep-sleep, Power-down è Deep power-down via interruzioni esterne è interruzioni generate da blocchi alimentati da batteria in u duminiu di alimentazione RTC.

– Rilevazione di brownout cù quattru soglie separate per interruzzione è reset furzatu.

– Reset à l'accensione (POR).

• Disponibile cum'è pacchetti LQFP à 144 pin è cum'è pacchetti BGA à 256 pin, 180 pin è 100 pin.

• Industriale

• Lettori RFID

• Consumatore

• e-Metering

• Beni bianchi