LPC2468FBD208 Microcontroladores ARM - MCU Single-chip 16-bit/32-bit micro;

Descrizione breve:

Produttori: NXP USA Inc.

Category Product: Embedded - Microcontrollers

Scheda dati:LPC2468FBD208K

Descrizzione: IC MCU 32BIT 512KB FLASH 208LQFP

Status RoHS: Conforme à RoHS


Detail di u produttu

Features

Applicazioni

Tags di u produttu

♠ Descrizzione di u produttu

Attributu di u pruduttu Valore d'attributu
Produttore: NXP
Category di pruduttu: Microcontrollori ARM - MCU
RoHS: Dettagli
Stile di muntatura: SMD/SMT
Nucleu: ARM7TDMI-S
Dimensione di memoria di u prugramma: 512 kB
Ancho de bus de data: 32 bit/16 bit
Risoluzione di cunvertitore di signale analogica à digitale (ADC): 10 bit
Frequenza di reloj massima: 72 MHz
Numeru di entrate / uscita: 160 I/O
Dimensione di RAM di dati: 98 kB
Voltaje de alimentación - Mín.: 3,3 V
Tensione di alimentazione - Max.: 3,3 V
Temperature di travagliu minima: - 40 C
Temperature di travagliu massima: + 85 C
Empaquetatu: vassa
Marca: NXP Semiconductors
Sensibili à l'umidità:
Tipu di pruduttu: Microcontrollers ARM - MCU
Cantità di empaque de fábrica: 180
Subcategoria: Microcontrollers - MCU
Alias ​​de las pièces n.º: 935282457557

♠LPC2468 Microchip unicu 16-bit/32-bit;512 kB flash, Ethernet, CAN, ISP/IAP, USB 2.0 device/host/OTG, interfaccia di memoria esterna

NXP Semiconductors hà cuncepitu u microcontroller LPC2468 intornu à un core CPU ARM7TDMI-S 16-bit/32-bit cù interfacce di debug in tempu reale chì includenu sia JTAG sia traccia integrata.U LPC2468 hà 512 kB di flash à alta velocità in chipmemoria.

Questa memoria flash include una interfaccia di memoria larga 128-bit speciale è l'architettura di l'acceleratore chì permette à u CPU di eseguisce istruzioni sequenziali da a memoria flash à a freccia massima di u sistema di 72 MHz.Questa funzione hèdispunibule solu nantu à a famiglia di prudutti di microcontroller LPC2000 ARM.

L'LPC2468 pò eseguisce l'istruzzioni ARM 32-bit è Thumb 16-bit.U supportu per i dui gruppi di struzzioni significa chì l'ingegneri ponu sceglie di ottimisà a so applicazioneo prestazioni o dimensione di codice à u livellu di subrutina.Quandu u core esegue l'istruzzioni in u statu di u pollice, pò riduce a dimensione di u codice di più di 30% cù solu una piccula perdita di rendiment mentre eseguisce l'istruzzioni in u statu ARM maximizeghja u core.prestazione.

U microcontroller LPC2468 hè ideale per applicazioni di cumunicazione multi-purpose.Incorpora un Controller di Access Media Ethernet 10/100 (MAC), un Dispositivu / Host / Controller OTG USB full-speed cù 4 kB di RAM finale, quattruUART, dui canali Controller Area Network (CAN), una interfaccia SPI, dui Porti Seriali Sincroni (SSP), trè interfacce I2C è una interfaccia I2S.U sustegnu di sta cullizzioni di interfacce di cumunicazione seriale sò i seguenti funziunalitàcumpunenti;un oscillatore di precisione internu di 4 MHz in chip, 98 kB di RAM totale composta da 64 kB di SRAM locale, 16 kB SRAM per Ethernet, 16 kB SRAM per u DMA generale, 2 kB di SRAM alimentatu da batterie è una Memoria EsternaController (EMC).

Queste caratteristiche facenu stu dispusitivu ottimamente adattatu per gateway di cumunicazione è cunvertitori di protokolli.Cumplementu di i numerosi controller di cumunicazione seriale, capacità versatili di clock, è funzioni di memoria sò diverseTimers 32-bit, un ADC 10-bit mejoratu, 10-bit DAC, duie unità PWM, quattru pin di interruzione esterni, è finu à 160 linee GPIO veloci.

U LPC2468 cunnetta 64 di i pin GPIO à u Controller di Interruzzione Vector (VIC) basatu in hardware chì significa questiinputs esterni ponu generà interruzioni triggered edge.Tutte queste caratteristiche facenu u LPC2468 particularmente adattatu per u cuntrollu industriale è i sistemi medichi.


  • Previous:
  • Next:

  •  Processore ARM7TDMI-S, in funzione à 72 MHz.

     Memoria di prugramma flash in chip di 512 kB cù capacità di Programmazione In-System (ISP) è Programmazione In-Application (IAP).A memoria di u prugramma Flash hè nantu à l'autobus locale ARM per un accessu à CPU d'alta prestazione.

     98 kB SRAM su chip include:

     64 kB di SRAM nantu à l'autobus locale ARM per un accessu à CPU d'alta prestazione.

     16 kB SRAM per l'interfaccia Ethernet.Pò esse ancu usatu cum'è SRAM di u scopu generale.

     16 kB SRAM per usu generale DMA accessibile ancu da u USB.

     L'almacenamiento di dati SRAM 2 kB alimentatu da u duminiu di putere di l'orologio in tempu reale (RTC).

     U sistema Dual Advanced High-Performance Bus (AHB) permette simultanea Ethernet DMA, USB DMA, è l'esecuzione di u prugramma da u flash in chip senza cuntenzione.

     EMC furnisce supportu per i dispositi di memoria statica asincrona cum'è RAM, ROM è flash, è ancu memorie dinamiche cum'è SDRAM di una sola rata di dati.

     Advanced Vectored Interrupt Controller (VIC), chì sustene finu à 32 interruzioni vectored.

     Controller DMA General Purpose (GPDMA) nantu à AHB chì pò esse usatu cù l'interfaccia SSP, I 2S-bus, è SD/MMC è ancu per trasferimenti da memoria à memoria.

     Interfacce seriali:

     Ethernet MAC cù interfaccia MII/RMII è controller DMA associatu.Queste funzioni residenu nantu à un AHB indipendente.

     Dispositivo / host / controller OTG USB 2.0 full-speed cù PHY in chip è controller DMA associatu.

     Quattru UART cù generazione di baud rate fractionale, unu cù modem control I/O, unu cù supportu IrDA, tutti cù FIFO.

     Controller CAN cù dui canali.

     Contrôleur SPI.

     Dui controller SSP, cù FIFO è capacità multi-protokollu.Unu hè un alternativu per u portu SPI, sparte a so interruzzione.SSP pò esse usatu cù u controller GPDMA.

     Trè interfacce I2C-bus (una cù drenu apertu è duie cù pin di portu standard).

     Interfaccia I 2S (Inter-IC Sound) per input o output audio digitale.Pò esse usatu cù u GPDMA.

     Altre periferiche:

     Interfaccia di carta di memoria SD/MMC.

     160 pin I/O per scopi generali con resistori pull-up/down configurabili.

     ADC a 10 bit con multiplexing di input tra 8 pin.

     DAC a 10 bit.

     Quattru timers/contatori di u scopu generale cù 8 ingressi di cattura è 10 uscite paragunate.Ogni bloccu di timer hà un input di conte esternu.

     Dui blocchi PWM / timer cù supportu per u cuntrollu di u mutore trifase.Ogni PWM hà un ingressi di conte esterni.

     RTC cù un duminiu di putere separatu.A fonte di u clock pò esse l'oscillatore RTC o l'orologio APB.

     2 kB SRAM alimentatu da u pin di putenza RTC, chì permette di almacenà e dati quandu u restu di u chip hè spento.

     WatchDog Timer (WDT).U WDT pò esse clock da l'oscillatore RC internu, l'oscillatore RTC, o l'orologio APB.

     Interfaccia standard di prova/debug ARM per a compatibilità cù l'arnesi esistenti.

     U modulu di traccia di emulazione sustene a traccia in tempu reale.

     Alimentazione unica da 3,3 V (3,0 V à 3,6 V).

     Quattru modi di putenza ridutta: idle, sleep, power-down, and deep power-down.

     Quattru ingressi d'interruzione esterni configurabili cum'è sensibili à u bordu/livellu.Tutti i pins nantu à u portu 0 è u portu 2 ponu esse aduprati cum'è fonti di interruzzione sensibili à u bordu.

     Sveglia di u processore da u modalità di spegnimentu via qualsiasi interruzzione capace di operare durante u modu di spegnimentu (include interruzioni esterne, interruzzione RTC, attività USB, interruzzione di sveglia Ethernet, attività di bus CAN, interruzzione di u portu 0/2 pin).Dui domini di putere indipendenti permettenu una sintonizazione fine di u cunsumu di energia basatu nantu à e funzioni necessarie.

     Ogni periferica hà u so propiu divisore di clock per più risparmiu di energia.Questi divisori aiutanu à riduce a putenza attiva da 20% à 30%.

     Rilevazione di brownout cù soglie separate per l'interruzzione è u reset forzatu.

     Reset di putenza in chip. Oscillatore di cristallo in chip cù una gamma operativa da 1 MHz à 25 MHz.

     Oscillatore RC internu di 4 MHz tagliatu à 1% di precisione chì pò esse opzionalmente utilizatu cum'è clock di u sistema.Quandu s'utilice cum'è u clock CPU, ùn permette micca CAN è USB di curriri.

     On-chip PLL permette l'operazione di CPU finu à a tarifa massima di CPU senza bisognu di un cristallu d'alta frequenza.Pò esse eseguitu da l'oscillatore principale, l'oscillatore RC internu, o l'oscillatore RTC.

     Scansione di cunfini per teste simplificate di bordu.

     Selezioni versatili di funzione pin permettenu più pussibulità per aduprà funzioni periferiche in chip.

     Cuntrollu industriale

     Sistemi medichi

     Convertitore di protocolu

     Comunicazioni

    Prudutti Related