Un novu tipu di chip di memoria ferroelettrica à basa di afniu sviluppatu è cuncipitu da Liu Ming, Accademicu di l'Istitutu di Microelettronica, hè statu presentatu à a Cunferenza Internaziunale IEEE di Circuiti à Statu Solidu (ISSCC) in u 2023, u più altu livellu di cuncepimentu di circuiti integrati.
A memoria non volatile integrata à alte prestazioni (eNVM) hè assai dumandata per i chip SOC in l'elettronica di cunsumu, i veiculi autonomi, u cuntrollu industriale è i dispositivi di punta per l'Internet di e Cose. A memoria ferroelettrica (FeRAM) hà i vantaghji di alta affidabilità, cunsumu energeticu ultra bassu è alta velocità. Hè largamente aduprata in grandi quantità di registrazione di dati in tempu reale, lettura è scrittura frequente di dati, bassu cunsumu energeticu è prudutti SoC/SiP integrati. A memoria ferroelettrica basata annantu à u materiale PZT hà righjuntu una pruduzzione di massa, ma u so materiale hè incompatibile cù a tecnulugia CMOS è difficiule da riduce, ciò chì porta à un prucessu di sviluppu di a memoria ferroelettrica tradiziunale seriamente ostacolatu, è l'integrazione integrata hà bisognu di un supportu di linea di pruduzzione separatu, difficiule da popularizà à grande scala. A miniaturabilità di a nova memoria ferroelettrica basata annantu à l'afniu è a so cumpatibilità cù a tecnulugia CMOS ne facenu un puntu caldu di ricerca di preoccupazione cumuna in l'accademia è in l'industria. A memoria ferroelettrica basata annantu à l'afniu hè stata cunsiderata cum'è una direzzione di sviluppu impurtante di a prossima generazione di nova memoria. Attualmente, a ricerca di a memoria ferroelettrica basata nantu à l'afniu hà sempre prublemi cum'è l'affidabilità insufficiente di l'unità, a mancanza di cuncepimentu di chip cù un circuitu perifericu cumpletu, è l'ulteriore verificazione di e prestazioni à livellu di chip, ciò chì limita a so applicazione in eNVM.
Per risponde à e sfide affrontate da a memoria ferroelettrica integrata à basa di afniu, a squadra di l'Accademicu Liu Ming di l'Istitutu di Microelettronica hà cuncipitu è implementatu u chip di test FeRAM di magnitudine megab per a prima volta in u mondu basatu annantu à a piattaforma d'integrazione à grande scala di a memoria ferroelettrica à basa di afniu cumpatibile cù CMOS, è hà cumpletatu cù successu l'integrazione à grande scala di u condensatore ferroelettricu HZO in u prucessu CMOS di 130 nm. Sò pruposti un circuitu di scrittura assistita da ECC per u rilevamentu di a temperatura è un circuitu amplificatore sensibile per l'eliminazione automatica di l'offset, è sò ottenuti una durabilità di 1012 cicli è un tempu di scrittura di 7ns è 5ns, chì sò i migliori livelli riportati finu à avà.
L'articulu "Una FeRAM integrata basata nantu à HZO di 9 Mb cù una resistenza di 1012 cicli è una lettura/scrittura di 5/7 ns cù l'aghjurnamentu di dati assistitu da ECC" hè basatu annantu à i risultati è l'amplificatore di sensu annullatu da offset "hè statu sceltu in ISSCC 2023, è u chip hè statu sceltu in a sessione dimostrativa ISSCC per esse presentatu in a cunferenza. Yang Jianguo hè u primu autore di l'articulu, è Liu Ming hè l'autore currispundente.
U travagliu cunnessu hè sustinutu da a Fundazione Naziunale di Scienze Naturali di a Cina, u Prugramma Naziunale Chjave di Ricerca è Sviluppu di u Ministeru di a Scienza è a Tecnulugia, è u Prughjettu Pilota di Classe B di l'Accademia Cinese di e Scienze.
(Foto di u chip FeRAM à basa di Hafnium 9Mb è di a prova di e prestazioni di u chip)
Data di publicazione: 15 d'aprile 2023
