SPC5605BK0VLL6 Microcontrollori a 32 bit - MCU BOLERO 1M Cu WIRE

Descrizione breve:

Produttori: NXP

Category Product: Embedded - Microcontrollers

Scheda dati: SPC5605BK0VLL6

Descrizzione:IC MCU 32BIT 768KB FLASH 100LQFP

Status RoHS: Conforme à RoHS


Detail di u produttu

Features

Tags di u produttu

♠ Descrizzione di u produttu

Attributu di u produttu Valore di l'attributu
Produttore: NXP
Categoria di produttu: Microcontrollori a 32 bit - MCU
RoHS: Dettagli
Serie: MPC5605B
Stile di muntatura: SMD/SMT
Pacchettu / Casu: LQFP-100
Core: e200z0
Dimensione di memoria di prugramma: 768 kB
Dimensione RAM di dati: 64 kB
Larghezza di bus di dati: 32 bit
Risoluzione ADC: 10 bit, 12 bit
Frequenza massima di clock: 64 MHz
Numero di I/O: 77 I/O
Tensione di alimentazione - Min: 3 V
Tensione di alimentazione - Max: 5,5 V
Température minimale de fonctionnement : - 40 C
Temperature Maximum Operating: + 105 C
Qualificazione: AEC-Q100
Imballaggio: vassa
Marca: NXP Semiconductors
Tipu di RAM di dati: SRAM
Tipu d'interfaccia: CAN, I2C, LIN, SPI
Sensibili à l'umidità:
Serie di processori: MPC560xB
Pruduttu: MCU
Tipu di pruduttu: Microcontrollori a 32 bit - MCU
Tipu di memoria di prugramma: Flash
Quantità di pacchettu di fabbrica: 90
Subcategoria: Microcontrollers - MCU
Timer di Watchdog: Watchdog Timer
Parte # Alias: 935325828557
Pesu unità: 0,024170 oz

 

♠MPC5607B Scheda Dati Microcontroller

Questa famiglia di microcontrollers system-on-chip (SoC) 32-bit hè l'ultimu successu in i controller integrati di l'applicazioni automobilistiche.Appartene à una famiglia in espansione di prudutti cuncentrati in l'automobile pensati per affruntà a prossima onda di applicazioni di l'elettronica di u corpu in u veiculu.

U core di processore host e200z0h avanzatu è costuali di sta famiglia di controller di l'automobilistiche cumplessi cù a tecnulugia Power Architecture è implementa solu l'APU (Unità di processore ausiliaria) VLE (codificazione di lunghezza variabile), chì furnisce una densità di codice mejorata.Funziona à velocità di sin'à 64 MHz è offre un processu d'alta prestazione ottimizatu per un cunsumu d'energia bassu.Capitalizeghja nantu à l'infrastruttura di sviluppu dispunibule di i dispositi attuali di l'Architettura di Potenza è hè supportatu cù driver di software, sistemi operativi è codice di cunfigurazione per aiutà cù implementazioni di l'utilizatori.


  • Previous:
  • Next:

  • • Unicu prublema, cumplessu core CPU 32-bit (e200z0h)

    - Conforme à a categuria integrata di tecnulugia Power Architecture®

    - Set d'istruzzioni rinfurzatu chì permette a codificazione di lunghezza variabile (VLE) per a riduzione di l'impronta di u codice.Cù a codificazione opzionale di struzzioni misti 16-bit è 32-bit, hè pussibule di ottene una significativa riduzione di l'impronta di u codice.

    • Finu à 1,5 MB di memoria flash di codice in chip supportatu cù u controller di memoria flash

    • 64 (4 × 16) KB memoria flash di dati in chip cù ECC

    • Finu à 96 KB SRAM in chip

    • Unità di prutezzione di memoria (MPU) cù descrittori di regione 8 è granularità di regione di 32 byte nantu à certi membri di a famiglia (Consultate a Table 1 per i dettagli).

    • Interrupt controller (INTC) capaci di gestisce 204 fonti d'interruzzione di priorità selezziunate

    • Loop à phase-locked modulé en fréquence (FMPLL)

    • Architettura di switch Crossbar per accessu simultanea à periferiche, Flash, o RAM da parechji maestri di bus

    • Controller eDMA di 16 canali cù parechje fonti di dumanda di trasferimentu cù multiplexer DMA

    • U modulu di assistenza à u boot (BAM) supporta a prugrammazione Flash interna via un ligame seriale (CAN o SCI)

    • Timer supporta i canali I/O chì furnisce una gamma di funzioni di cattura di input 16-bit, comparazione di output è modulazione di larghezza di impulsi (eMIOS)

    • 2 convertitori analogico-digitali (ADC): unu 10-bit è un 12-bit

    • Cross Trigger Unit per attivà a sincronizazione di cunversione ADC cù un avvenimentu timer da eMIOS o PIT

    • Finu à 6 moduli di interfaccia periferica seriale (DSPI).

    • Finu à 10 moduli di l'interfaccia di cumunicazione seriale (LINFlex).

    • Finu à 6 moduli CAN cumpleti (FlexCAN) rinfurzati cù buffer configurabili

    • 1 modulu d'interfaccia di circuitu integratu (I2C).

    • Finu à 149 pins cunfigurabili di scopu generale chì sustene l'operazioni di input è output (dipendente di u pacchettu)

    • Contatore in tempu reale (RTC)

    • Fonte di clock da un oscillatore internu di 128 kHz o 16 MHz chì sustene u svegliu autonomu cù una risoluzione di 1 ms cù un timeout massimu di 2 seconde

    • Supportu opzionale per RTC cù fonte di clock da un oscillatore di cristallo esterno 32 kHz, chì sustene u svegliu cù una risoluzione di 1 sec è un timeout massimu di 1 ora

    • Finu à 8 timers di interruzzione periodica (PIT) cù risuluzione contru 32-bit

    • Interfaccia di sviluppu Nexus (NDI) per IEEE-ISTO 5001-2003 Class Two Plus

    • Pruvenza di scansione di cunfini di u dispositivu / bordu supportatu per u Gruppu d'Azzione di Test Congiunta (JTAG) di IEEE (IEEE 1149.1)

    • Regulatore di tensione in chip (VREG) per a regulazione di l'alimentazione di input per tutti i livelli internu

    Prudutti Related