Microcontrollori SPC5605BK0VLL6 à 32 bit - MCU BOLERO 1M Filu Cu
♠ Descrizzione di u pruduttu
| Attributu di u pruduttu | Valore di l'attributu |
| Fabbricante: | NXP |
| Categoria di u pruduttu: | Microcontrollori à 32 bit - MCU |
| RoHS: | Dettagli |
| Serie: | MPC5605B |
| Stile di muntatura: | SMD/SMT |
| Pacchettu / Custodia: | LQFP-100 |
| Core: | e200z0 |
| Dimensione di a memoria di u prugramma: | 768 kB |
| Dimensione di a RAM di dati: | 64 kB |
| Larghezza di u bus di dati: | 32 bit |
| Risoluzione ADC: | 10 bit, 12 bit |
| Frequenza massima di clock: | 64 MHz |
| Numeru d'I/O: | 77 E/S |
| Tensione di alimentazione - Min: | 3 V |
| Tensione di alimentazione - Max: | 5,5 V |
| Temperatura minima di funziunamentu: | - 40°C |
| Temperatura massima di funziunamentu: | + 105°C |
| Qualificazione: | AEC-Q100 |
| Imballaggio: | Vassoio |
| Marca: | NXP Semiconduttori |
| Tipu di RAM di dati: | SRAM |
| Tipu d'interfaccia: | CAN, I2C, LIN, SPI |
| Sensibile à l'umidità: | Iè |
| Serie di processori: | MPC560xB |
| Prodottu: | MCU |
| Tipu di pruduttu: | Microcontrollori à 32 bit - MCU |
| Tipu di memoria di prugramma: | Lampu |
| Quantità di pacchettu di fabbrica: | 90 |
| Sottucateguria: | Microcontrollori - MCU |
| Timer di guardia: | Timer di guardia |
| Alias di parte #: | 935325828557 |
| Pesu unitariu: | 0,024170 once |
♠ Scheda tecnica di u microcontrollore MPC5607B
Sta famiglia di microcontrollori system-on-chip (SoC) à 32 bit hè l'ultima realizazione in u campu di i cuntrollori d'applicazioni integrate per l'automobile. Appartene à una famiglia in espansione di prudutti focalizzati nantu à l'automobile, cuncepiti per risponde à a prossima ondata d'applicazioni elettroniche di a carrozzeria in u veiculu.
U core di processore host e200z0h avanzatu è economicu di sta famiglia di controller automobilistici hè conforme à a tecnulugia Power Architecture è implementa solu l'APU (Auxiliary Processor Unit) VLE (variable-length encoding), furnendu una densità di codice migliorata. Funziona à velocità finu à 64 MHz è offre un'elaborazione ad alte prestazioni ottimizzata per un cunsumu energeticu ridottu. Capitalizza nantu à l'infrastruttura di sviluppu dispunibule di l'attuali dispositivi Power Architecture è hè supportatu da driver software, sistemi operativi è codice di cunfigurazione per aiutà cù l'implementazioni di l'utilizatori.
• Prublema unicu, cumplessu di core di CPU à 32 bit (e200z0h)
— Cunforme à a categuria integrata di a tecnulugia Power Architecture®
— Inseme d'istruzzioni miglioratu chì permette a codifica à lunghezza variabile (VLE) per a riduzione di l'ingombru di a dimensione di u codice. Cù a codificazione opzionale d'istruzzioni miste di 16 bit è 32 bit, hè pussibule ottene una riduzione significativa di l'ingombru di a dimensione di u codice.
• Finu à 1,5 MB di memoria flash di codice integratu supportata da u controller di memoria flash
• 64 (4 × 16) KB di memoria flash di dati integrata cù ECC
• Finu à 96 KB di SRAM integrata in u chip
• Unità di prutezzione di memoria (MPU) cù 8 descrittori di regione è granularità di regione di 32 byte nantu à certi membri di a famiglia (vede a Tabella 1 per i dettagli).
• Controller d'interruzzione (INTC) capace di gestisce 204 fonti d'interruzzione à priorità selezziunabile
• Circuitu di fase agganciatu à modulazione di frequenza (FMPLL)
• Architettura di switch crossbar per accessu simultaneu à periferiche, Flash, o RAM da parechji master di bus
• Controller eDMA à 16 canali cù parechje fonti di richieste di trasferimentu chì utilizanu un multiplexer DMA
• U modulu d'assistenza à l'avvio (BAM) supporta a prugrammazione Flash interna via un ligame seriale (CAN o SCI)
• U timer supporta i canali I/O chì furniscenu una gamma di funzioni di cattura d'ingressu à 16 bit, paragone d'uscita è modulazione di larghezza d'impulsu (eMIOS)
• 2 cunvertitori analogicu-digitale (ADC): unu à 10 bit è unu à 12 bit
• Unità Cross Trigger per permette a sincronizazione di e cunversioni ADC cù un avvenimentu di timer da l'eMIOS o PIT
• Finu à 6 moduli d'interfaccia periferica seriale (DSPI)
• Finu à 10 moduli d'interfaccia di cumunicazione seriale (LINFlex)
• Finu à 6 moduli CAN cumpleti (FlexCAN) migliorati cù buffer configurabili
• 1 modulu d'interfaccia di circuitu interintegratu (I2C)
• Finu à 149 pin di scopu generale configurabili chì supportanu operazioni d'input è output (dipende da u pacchettu)
• Contatore in tempu reale (RTC)
• Surgente di clock da l'oscillatore internu di 128 kHz o 16 MHz chì supporta u svegliu autonomu cù una risoluzione di 1 ms cù un timeout massimu di 2 secondi
• Supportu opzionale per RTC cù fonte di clock da oscillatore di cristallu esternu di 32 kHz, chì supporta u svegliu cù una risoluzione di 1 sec è un timeout massimu di 1 ora
• Finu à 8 temporizatori d'interruzzione periodica (PIT) cù risoluzione di u contatore di 32 bit
• Interfaccia di sviluppu Nexus (NDI) per IEEE-ISTO 5001-2003 Class Two Plus
• Test di scansione di cunfini di dispositivi/schede supportati da Joint Test Action Group (JTAG) di IEEE (IEEE 1149.1)
• Regulatore di tensione integratu (VREG) per a regulazione di l'alimentazione d'ingressu per tutti i livelli interni
