XC6SLX75-2FGG484C Array di porte programmabili in campu

• Famiglia Spartan-6:

1. Spartan-6 LX FPGA: Ottimizatu per a logica
2. Spartan-6 LXT FPGA: Cunnessione seriale à alta velocità

• Cuncipitu per un costu bassu

1. Blocchi integrati efficienti multipli
2. Selezzione ottimizzata di standard I/O
3. Cuscinetti sfalsati
4. Imballaggi di plastica di grande vulume liati cù fili

• Bassa putenza statica è dinamica

1. Prucessu di 45 nm ottimizatu per u costu è a bassa putenza
2. Modu di spegnimentu in ibernazione per una putenza zero
3. A modalità di suspensione mantene u statu è a cunfigurazione cù un risvegliu multi-pin, miglioramentu di u cuntrollu
4. Tensione di core di 1.0V di putenza inferiore (FPGA LX, solu -1L)
5. Tensione di core di 1,2 V à alte prestazioni (FPGA LX è LXT, gradi di velocità -2, -3 è -3N)

• Banchi d'interfaccia SelectIO™ multitensione è multistandard

1. Finu à 1.080 Mb/s di velocità di trasferimentu di dati per I/O differenziale
2. Unità di uscita selezziunabile, finu à 24 mA per pin
3. Norme è protocolli da 3,3 V à 1,2 VI/O
4. Interfacce di memoria HSTL è SSTL à bassu costu
5. Cunfurmità di scambiu à caldu
6. Velocità di variazione I/O regulabili per migliurà l'integrità di u signale

• Transceiver seriali GTP à alta velocità in i FPGA LXT

1. Finu à 3,2 Gb/s
2. Interfacce à alta velocità cumprese: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort è XAUI

• Bloccu Endpoint integratu per i disinni PCI Express (LXT)
• Supportu di tecnulugia PCI® à bassu costu cumpatibile cù a specificazione 33 MHz, 32 è 64 bit.
• Fette DSP48A1 efficienti

1. Aritmetica è trasfurmazione di signali d'altu rendimentu
2. Multiplicatore rapidu 18 x 18 è accumulatore 48-bit
3. Capacità di pipelining è di cascading
4. Pre-add per aiutà l'applicazioni di filtri

• Blocchi di Controller di Memoria Integrati

1. Supportu DDR, DDR2, DDR3 è LPDDR
2. Velocità di dati finu à 800 Mb/s (12,8 Gb/s di larghezza di banda di piccu)
3. Struttura di bus multi-porta cù FIFO indipendente per riduce i prublemi di timing di cuncepimentu

• Risorse logiche abbundanti cù una capacità logica aumentata

1. Supportu di registru à scorrimentu opzionale o RAM distribuita
2. LUT efficienti à 6 input migliuranu e prestazioni è minimizanu a putenza
3. LUT cù doppiu flip-flop per applicazioni centrate nantu à pipeline

• RAM in blocchi cù una larga gamma di granularità

1. RAM à blocchi veloci cù attivazione di scrittura in byte
2. Blocchi di 18 Kb chì ponu esse prugrammati opzionalmente cum'è duie RAM di blocchi indipendenti di 9 Kb

• Clock Management Tile (CMT) per prestazioni migliorate

1. Rumore bassu, cronometraggio flessibile
2. I gestori di clock digitali (DCM) eliminanu l'alterazione di l'orologio è a distorsione di u ciclu di travagliu
3. Cicli à bloccu di fase (PLL) per un clocking à bassu jitter
4. Sintesi di frequenza cù multiplicazione, divisione è spostamentu di fase simultanei
5. Sedici reti di orologi globali à bassa asimmetria

• Cunfigurazione simplificata, supporta standard à bassu costu

1. Cunfigurazione di rilevazione automatica à 2 pin
2. Ampiu supportu SPI di terze parti (finu à x4) è flash NOR
3. Piattaforma Flash Xilinx ricca di funzioni cù JTAG
4. Supportu MultiBoot per l'aghjurnamentu remotu cù parechji flussi di bit, utilizendu a prutezzione watchdog

• Sicurezza rinfurzata per a prutezzione di u disignu

1. Identificatore unicu di DNA di u dispusitivu per l'autentificazione di u disignu
2. Crittografia di flussu di bit AES in i dispositivi più grandi

• Trasfurmazione integrata più rapida cù un processore MicroBlaze™ soft miglioratu è à bassu costu
• Design di riferimentu è IP di punta