XC6SLX75-2FGG484C Array di porta programmabile in campu

• Famiglia Spartan-6:

1. Spartan-6 LX FPGA: Logica ottimizzata
2. Spartan-6 LXT FPGA: Connettività seriale à alta velocità

• Designed for low cost

1. Diversi blocchi integrati efficienti
2. Selezione ottimizzata di standard I/O
3. Cuscinetti sfalsati
4. Pacchetti di filu di plastica di grande quantità

• Bassu putere staticu è dinamica

1. Prucessu 45 nm ottimizzatu per u costu è a bassa putenza
2. Hibernate u modu di spegnimentu per u putere zero
3. U modu di sospensione mantene u statu è a cunfigurazione cù u svegliu multi-pin, rinfurzà u cuntrollu
4. Tensione core 1.0V di bassa putenza (LX FPGA, -1L solu)
5. Tensione core di 1.2V d'alta prestazione (FPGA LX è LXT, gradi di velocità -2, -3 è -3N)

• Banche d'interfaccia SelectIO™ multi-voltage, multi-standard

1. Finu à 1.080 Mb/s di trasferimentu di dati per ogni I/O differenziale
2. Unità di output selezziunata, finu à 24 mA per pin
3. 3.3V à 1.2VI / O standard è protokolli
4. Interfacce di memoria HSTL è SSTL low cost
5. Cunfurmità di scambii caldi
6. I / O slew rates aghjustabili per migliurà l'integrità di u signale

• Transceivers seriali GTP d'alta veloce in l'FPGA LXT

1. Finu à 3,2 Gb/s
2. Interfacce ad alta velocità cumpresi: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort è XAUI

• Bloccu Endpoint integratu per disinni PCI Express (LXT)
• Supportu di tecnulugia PCI® low-cost cumpatibile cù a specificazione 33 MHz, 32 è 64-bit.
• Efficient DSP48A1 fette

1. Aritmetica d'alta prestazione è trasfurmazioni di signali
2. Rapidu multiplicatore 18 x 18 è accumulatore 48-bit
3. Capacità di pipeline è cascata
4. Pre-adder per aiutà l'applicazioni di filtru

• Blocchi Integrated Memory Controller

1. Supportu DDR, DDR2, DDR3 è LPDDR
2. Velocità di dati finu à 800 Mb/s (larghezza di banda massima di 12,8 Gb/s)
3. Struttura di autobus multiportu cù FIFO indipendente per riduce i prublemi di timing di cuncepimentu

• Risorsi logici abbundanti cù capacità logica aumentata

1. Registru di turnu opzionale o supportu RAM distribuitu
2. LUT 6-input efficienti migliurà u rendiment è minimizzanu a putenza
3. LUT con dual flip-flop per applicazioni centrate in pipeline

• Block RAM cù una larga gamma di granularity

1. Bloccu veloce RAM cù scrittura byte attivata
2. Blocchi di 18 Kb chì ponu esse programati opzione cum'è dui RAM di blocchi indipendenti di 9 Kb

• Clock Management Tile (CMT) per un rendimentu rinfurzatu

1. Bassu rumore, clock flexible
2. I Clock Managers Digitali (DCM) eliminanu l'inclinazione di l'orologio è a distorsione di u ciclu di travagliu
3. Phase-Locked Loops (PLL) per un clock low-jitter
4. Sintesi di frequenza cù multiplicazione, divisione è sfasatura simultanea
5. Sedici reti di clock glubale à bassa inclinazione

• Configurazione simplificata, supporta standard low-cost

1. Cunfigurazione di rilevazione automatica à 2 pin
2. Ampio supportu SPI di terze parti (finu à x4) è NOR flash
3. Ricca funzionalità Xilinx Platform Flash cù JTAG
4. Supportu MultiBoot per l'aghjurnamentu remota cù più flussi di bit, utilizendu a prutezzione watchdog

• Enhanced security per a prutezzione di u disignu

1. Identificatore DNA Unicu di Dispositivi per l'autentificazione di u disignu
2. Cifratura AES bitstream in i dispositi più grandi

• Trattamentu integratu più veloce cù un processore morbidu MicroBlaze™ rinfurzatu à pocu costu
• IP di l'industria è disinni di riferimentu