XC7A50T-2CSG324I FPGA - Array di porta programmabile in campu XC7A50T-2CSG324I
♠ Descrizzione di u produttu
| Attributu di u produttu | Valore di l'attributu |
| Produttore: | Xilinx |
| Categoria di produttu: | FPGA - Array di porta programmabile in u campu |
| Serie: | XC7A50T |
| Numero di elementi logici: | 52160 LE |
| Numero di I/O: | 210 I/O |
| Tensione di alimentazione - Min: | 0,95 V |
| Tensione di alimentazione - Max: | 1,05 V |
| Température minimale de fonctionnement : | - 40 C |
| Temperature Maximum Operating: | + 100 C |
| Tariffa di dati: | - |
| Numero di trasmettitori: | - |
| Stile di muntatura: | SMD/SMT |
| Pacchettu / Casu: | CSBGA-324 |
| Marca: | Xilinx |
| RAM distribuita: | 600 kbit |
| RAM di blocchi integrati - EBR: | 2700 kbit |
| Sensibili à l'umidità: | Iè |
| Numero di blocchi di array logicu - LAB: | 4075 LAB |
| Tensione di alimentazione operativa: | 1 V |
| Tipu di pruduttu: | FPGA - Array di porta programmabile in u campu |
| Quantità di pacchettu di fabbrica: | 1 |
| Subcategoria: | IC logici programmabili |
| Nome commerciale: | Artix |
| Pesu unità: | 1 oz |
♠ I FPGA di a serie Xilinx® 7 comprendenu quattru famiglie FPGA chì indirizzanu a gamma completa di esigenze di u sistema, chì varieghja da u prezzu bassu, fattore di forma chjuca, applicazioni sensibili à i costi è di volumi elevati à larghezza di banda di connettività ultra high-end, capacità logica è trasfurmazioni di signali. capacità per l'applicazioni più esigenti di altu rendiment
I FPGA di a serie Xilinx® 7 comprendenu quattru famiglie FPGA chì indirizzanu a gamma completa di esigenze di u sistema, chì varieghja da u prezzu bassu, fattore di forma chjuca, applicazioni sensibili à u costu, di voluminu elevatu à larghezza di banda di connettività ultra high-end, capacità logica è capacità di trasfurmazioni di signali. per l'applicazioni d'alta prestazione più esigenti.A serie 7 FPGA include:
• Famiglia Spartan®-7: Optimized per low cost, putenza più bassu, è altu rendiment I / O.Disponibile in un imballaggio low-cost, assai picculu fattore di forma per u più chjucu impronta di PCB.
• Famiglia Artix®-7: Ottimizata per l'applicazioni di bassa putenza chì necessitanu transceivers seriali è altu DSP è throughput logicu.Fornisce u più bassu costu tutale di materiali per l'applicazioni d'alta produzzione è sensibili à i costi.
• Famiglia Kintex®-7: Optimized per u megliu prezzu-prestazioni cù una migliione 2X cumparatu à a generazione precedente, chì permette una nova classa di FPGA.
• Famiglia Virtex®-7: Optimized per u più altu rendiment di u sistema è a capacità cù una mellura 2X in u rendiment di u sistema.Dispositivi di più alta capacità attivati da a tecnulugia di interconnessione di siliciu impilatu (SSI).
Custruitu annantu à una tecnulugia di prucessu di avanzata, alta prestazione, bassa putenza (HPL), 28 nm, high-k metal gate (HKMG), FPGA di serie 7 permettenu un aumentu senza pari in u rendiment di u sistema cù 2.9 Tb/ s di larghezza di banda I / O, 2 milioni di capacità di cellula logica, è 5.3 TMAC / s DSP, mentre cunsumendu 50% menu energia di i dispositi di generazione precedente per offre una alternativa cumplettamente programabile à ASSP è ASIC.
• Lògica FPGA d'alta prestazione avanzata basata nantu à a vera tecnulugia di tavola di ricerca di 6 input (LUT) configurabile cum'è memoria distribuita.
• 36 Kb dual-port block RAM with built-in FIFO logic for on-chip data buffering.
• Tecnulugia SelectIO™ d'altu rendiment cù supportu per interfacce DDR3 finu à 1,866 Mb/s.
• Connettività seriale d'alta veloce cù transceivers multi-gigabit integrati da 600 Mb/s à max.tassi di 6,6 Gb/s finu à 28,05 Gb/s, chì offre un modu speciale di bassa putenza, ottimizzatu per interfacce chip-to-chip.
• Una interfaccia analogica configurabile d'utilizatore (XADC), chì incorpora cunvertitori analogici-digitali duali 12-bit 1MSPS cù sensori termichi è di furnizzioni in chip.
• DSP fette cù multiplicatori 25 x 18, accumulatore 48-bit, è pre-adder per filtrazione d'altu rendiment, cumpresu filtrazione di coefficienti simmetrici ottimizzati.
• Tiles di gestione di clock potenti (CMT), cumminendu un loop in fase di bloccu (PLL) è blocchi di gestione di clock in modalità mixta (MMCM) per alta precisione è jitter bassu.
• Implementa rapidamente u processu integratu cù u processatore MicroBlaze™.
• Bloccu integratu per PCI Express® (PCIe), finu à x8 Gen3 Endpoint and Root Port designs.
• Una larga varietà di opzioni di cunfigurazione, cumprese supportu per i ricordi di merceria, criptografia AES 256-bit cù autentificazione HMAC/SHA-256, è rilevazione è correzione SEU integrata.
• Low-cost, wire-bond, bare-die flip-chip, è imballaggio flipchip di alta integrità di signale chì offre una migrazione faciule trà i membri di a famiglia in u stessu pacchettu.Tutti i pacchetti dispunibili in Pb-free è pacchetti selezziunati in l'opzione Pb.
• Cuncepitu per un altu rendiment è u putere più bassu cù 28 nm, HKMG, prucessu HPL, tecnulugia di prucessu di tensione di core 1.0V è opzione di tensione di core 0.9V per un putere ancu più bassu.
