LCMXO2-4000HC-4TG144C Array di Gate Programmabile in Campu 4320 LUT 115 IO 3.3V 4 Spd
♠ Descrizzione di u pruduttu
| Attributu di u pruduttu | Valore di l'attributu |
| Fabbricante: | Reticulu |
| Categoria di u pruduttu: | FPGA - Array di porte programmabili in campu |
| RoHS: | Dettagli |
| Serie: | LCMXO2 |
| Numeru d'elementi logici: | 4320 LE |
| Numeru d'I/O: | 114 E/S |
| Tensione di alimentazione - Min: | 2,375 V |
| Tensione di alimentazione - Max: | 3,6 V |
| Temperatura minima di funziunamentu: | 0°C |
| Temperatura massima di funziunamentu: | + 85°C |
| Velocità di dati: | - |
| Numeru di Ricetrasmettitori: | - |
| Stile di muntatura: | SMD/SMT |
| Pacchettu / Custodia: | TQFP-144 |
| Imballaggio: | Vassoio |
| Marca: | Reticulu |
| RAM distribuita: | 34 kbit |
| RAM à blocchi integrata - EBR: | 92 kbit |
| Frequenza massima di funziunamentu: | 269 MHz |
| Sensibile à l'umidità: | Iè |
| Numeru di blocchi di matrice logica - LAB: | 540 LAB |
| Corrente di alimentazione operativa: | 8,45 mA |
| Tensione di alimentazione operativa: | 2,5 V/3,3 V |
| Tipu di pruduttu: | FPGA - Array di porte programmabili in campu |
| Quantità di pacchettu di fabbrica: | 60 |
| Sottucateguria: | Circuiti integrati di logica programmabile |
| Memoria Tutale: | 222 kbit |
| Nome cummerciale: | MachXO2 |
| Pesu unitariu: | 0,046530 once |
1. Architettura Logica Flessibile
Sei dispusitivi cù da 256 à 6864 LUT4 è da 18 à 334I/O
2. Dispositivi à bassa putenza
Prucessu avanzatu di bassa putenza di 65 nm
Solu 22 μW di putenza in standby
I/O differenziale à bassa oscillazione programmabile
Modu stand-by è altre opzioni di risparmiu energeticu
3. Memoria integrata è distribuita
Finu à 240 kbit di RAM à blocchi integrata sysMEM™
Finu à 54 kbit di RAM distribuita
Logica di cuntrollu FIFO dedicata
4. Memoria Flash di l'Utilizatore in Chip
Finu à 256 kbit di memoria flash di l'utente
100.000 cicli di scrittura
Accessibile via WISHBONE, SPI, I2C è JTAGinterfacce
Pò esse adupratu cum'è PROM di processore dolce o cum'è Flashmemoria
5. Fonte pre-ingegnerizzata sincronaI/O
Registri DDR in celle I/O
Logica d'ingranaggi dedicata
Ingranaggi 7:1 per I/O di u Display
DDR genericu, DDRX2, DDRX4
Memoria DDR/DDR2/LPDDR dedicata cù DQSsustegnu
6. Buffer I/O flessibile è d'altu rendimentu
U buffer sysI/O™ programmabile supporta una larga gammagamma d'interfacce:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
Emulatu MIPI D-PHY
Ingressi di trigger Schmitt, finu à 0,5 V isteresi
Supportu I/O per u socketing à caldu
Terminazione differenziale in chip
Modu pull-up o pull-down programmabile
7. Clocking flessibile in chip
Ottu orologi primari
Finu à dui clock di punta per I/O à alta velocitàinterfacce (solu i lati superiore è inferiore)
Finu à dui PLL analogichi per dispusitivu cù n frazziunalesintesi di frequenza
Ampia gamma di frequenza d'entrata (da 7 MHz à 400MHz)
8. Non volatile, infinitamente riconfigurabile
Accensione istantanea - si accende in microsecondi
Soluzione sicura à chip unicu
Programmabile via JTAG, SPI o I2C
Supporta a prugrammazione in fondu di non volatilememoria
Dual boot opzionale cù memoria SPI esterna
9. Riconfigurazione di TransFR™
Aghjurnamentu di a logica in u campu mentre u sistema funziona
10. Supportu di livellu di sistema miglioratu
Funzioni rinforzate nantu à u chip: SPI, I2C,cronometru/contatore
Oscillatore in chip cù una precisione di 5,5%
TraceID unicu per u tracciamentu di u sistema
Modu Programmabile Una Volta (OTP)
Alimentazione unica cù funziunamentu estesugamma
Scansione di cunfini di u standard IEEE 1149.1
Programmazione in sistema conforme à IEEE 1532
11. Ampia gamma di opzioni di pacchetti
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opzioni di pacchetti fpBGA, QFN
Opzioni di pacchetti di dimensioni ridotte
Solu chjuca cum'è 2,5 mm x 2,5 mm
Migrazione di densità supportata
Imballaggio avanzatu senza alogeni
