SPC5634MF2MLQ80 Microcontrollori a 32 bit - MCU NXP MCU a 32 bit, core Power Arch, 1,5 MB Flash, 80 MHz, -40/+125 °C, qualità automobilistica, QFP 144
♠ Descrizzione di u produttu
| Attributu di u produttu | Valore di l'attributu |
| Produttore: | NXP |
| Categoria di produttu: | Microcontrollori a 32 bit - MCU |
| RoHS: | Dettagli |
| Serie: | MPC5634M |
| Stile di muntatura: | SMD/SMT |
| Pacchettu / Casu: | LQFP-144 |
| Core: | e200z3 |
| Dimensione di memoria di prugramma: | 1,5 MB |
| Dimensione RAM di dati: | 94 kB |
| Larghezza di bus di dati: | 32 bit |
| Risoluzione ADC: | 2 x 8 bit/10 bit/12 bit |
| Frequenza massima di clock: | 80 MHz |
| Numero di I/O: | 80 I/O |
| Tensione di alimentazione - Min: | 1,14 V |
| Tensione di alimentazione - Max: | 1,32 V |
| Température minimale de fonctionnement : | - 40 C |
| Temperature Maximum Operating: | + 150 C |
| Qualificazione: | AEC-Q100 |
| Imballaggio: | vassa |
| Tensione di alimentazione analogica: | 5,25 V |
| Marca: | NXP Semiconductors |
| Tipu di RAM di dati: | SRAM |
| Tensione I/O: | 5,25 V |
| Sensibili à l'umidità: | Iè |
| Pruduttu: | MCU |
| Tipu di pruduttu: | Microcontrollori a 32 bit - MCU |
| Tipu di memoria di prugramma: | Flash |
| Quantità di pacchettu di fabbrica: | 60 |
| Subcategoria: | Microcontrollers - MCU |
| Timer di Watchdog: | Watchdog Timer |
| Parte # Alias: | 935311091557 |
| Pesu unità: | 1.319 g |
♠ Microcontrollers 32-bit - MCU
Questi microcontrollers automobilistici 32-bit sò una famiglia di dispositivi di sistema-on-chip (SoC) chì cuntenenu tutte e caratteristiche di a famiglia MPC5500 è parechje funzioni novi accumpagnate da a tecnulugia CMOS di 90 nm d'alta prestazione per furnisce una riduzione sostanziale di u costu per funzione è significativu. migliurà a prestazione.U core di processore host avanzatu è efficiente di sta famiglia di controller di l'automobile hè custruitu nantu à a tecnulugia Power Architecture®.Questa famiglia cuntene miglioramenti chì miglioranu l'adattazione di l'architettura in l'applicazioni integrate, includenu supportu d'istruzzioni supplementu per l'elaborazione di signali digitale (DSP), integra tecnulugia, cum'è una unità di processore di u tempu rinfurzata, un convertitore analogico-digitale in fila rinfurzatu, una rete di zona di cuntrollu è un sistema di input-output modulare rinfurzatu, chì hè impurtante per l'applicazioni di propulsione di u ghjornu più bassu.Sta famiglia di dispusitivi hè una estensione cumplettamente compatible à a famiglia MPC5500 di Freescale.U dispusitivu hà un unicu livellu di gerarchia di memoria cumpostu da finu à 94 KB SRAM in chip è finu à 1.5 MB di memoria flash interna.U dispusitivu hà ancu una interfaccia bus esterna (EBI) per a "calibrazione".Questa interfaccia di bus esterna hè stata cuncepita per sustene a maiò parte di e memorie standard aduprate cù e famiglie MPC5xx è MPC55xx.
• Parametri di u funziunamentu
- Funzionamentu cumpletamente staticu, 0 MHz– 80 MHz (più 2% modulazione di frequenza – 82 MHz)
--40 ℃ à 150 ℃ intervallu di funziunamentu di temperatura di junction
- Disegnu di bassa putenza
- Meno di 400 mW dissipazione di putenza (nominale)
- Cuncepitu per a gestione dinamica di a putenza di core è periferiche
- Cuntrolla di l'orologio cuntrullata da u software di periferiche
- Modu di arrestu di bassa putenza, cù tutti l'orologi fermati
- Fabbricatu in u prucessu di 90 nm
- 1.2 V logica interna
- Alimentazione unica cù 5,0 V -10％/+5% (4,5 V à 5,25 V) cù regulatore internu per furnisce 3,3 V è 1,2 V per u core
- Pin d'ingressu è di output cù una gamma di 5,0 V -10％/+5% (da 4,5 V à 5,25 V)
- Livelli di commutazione CMOS VDDE 35% / 65% (cù isteresi)
- Isteresi selezziunata
- Controlu di a rata di slew selezziunata
- Pins Nexus alimentati da alimentazione 3.3 V
- Cuncepitu cù tecniche di riduzzione EMI
- Loop bloccatu in fase
- Modulazione di frequenza di a frequenza di u clock di u sistema
- Capacità di bypass in chip
- Velocità di rotazione selezziunata è forza di guida
• High performance e200z335 core processore
- 32-bit Power Architecture Book E mudellu di prugrammatore
- Migliuramenti di codificazione di lunghezza variabile
- Permette à l'istruzzioni di l'Architettura di Potenza esse codificata opzionalmente in un mistu di 16 è 32-bit instructions
- Risultati in una dimensione di codice più chjuca
- Unicu issue, 32-bit Power Architecture cumpatibile CPU CPU
- Esecuzione in ordine è ritirata
- Gestione precisa di l'eccezzioni
- Unità di trasfurmazioni di filiale
- Adder di calculu di indirizzu di filiale dedicatu
- Accelerazione di Branch usendu Branch Lookahead Instruction Buffer
- Unità di carica / magazzinu
- Latenza di carica in un ciclu
- Completamente pipelined
- Supportu Big è Little Endian
- Supportu d'accessu misalignatu
- Zero bolle di pipeline di carica da aduprà
- Trentadui registri di scopu generale (GPR) a 64 bit
— Unità di gestione di memoria (MMU) cù buffer di ricerca di traduzzione cumplettamente associativa à 16 voci (TLB)
- Bus d'istruzzioni separati è bus di carica / magazzinu
— Supportu d'interruzzione vettoriale
- Latenza di interruzzione < 120 ns @ 80 MHz (misurata da a dumanda di interruzzione à l'esecuzione di a prima istruzzione di u gestore di l'eccezzioni di l'interruzzione)
