LCMXO2-2000HC-4BG256C FPGA – Array di porte programmabili in campu 2112 LUT 207 IO 3.3V 4 Spd
♠ Descrizzione di u pruduttu
| Attributu di u pruduttu | Valore di l'attributu |
| Fabbricante: | Reticulu |
| Categoria di u pruduttu: | FPGA - Array di porte programmabili in campu |
| RoHS: | Dettagli |
| Serie: | LCMXO2 |
| Numeru d'elementi logici: | 2112 LE |
| Numeru d'I/O: | 206 E/S |
| Tensione di alimentazione - Min: | 2,375 V |
| Tensione di alimentazione - Max: | 3,6 V |
| Temperatura minima di funziunamentu: | 0°C |
| Temperatura massima di funziunamentu: | + 85°C |
| Velocità di dati: | - |
| Numeru di Ricetrasmettitori: | - |
| Stile di muntatura: | SMD/SMT |
| Pacchettu / Custodia: | CABGA-256 |
| Imballaggio: | Vassoio |
| Marca: | Reticulu |
| RAM distribuita: | 16 kbit |
| RAM à blocchi integrata - EBR: | 74 kbit |
| Frequenza massima di funziunamentu: | 269 MHz |
| Sensibile à l'umidità: | Iè |
| Numeru di blocchi di matrice logica - LAB: | 264 LABORATORIU |
| Corrente di alimentazione operativa: | 4,8 mA |
| Tensione di alimentazione operativa: | 2,5 V/3,3 V |
| Tipu di pruduttu: | FPGA - Array di porte programmabili in campu |
| Quantità di pacchettu di fabbrica: | 119 |
| Sottucateguria: | Circuiti integrati di logica programmabile |
| Memoria Tutale: | 170 kbit |
| Nome cummerciale: | MachXO2 |
| Pesu unitariu: | 0,429319 once |
1. Architettura Logica Flessibile
• Sei dispusitivi cù da 256 à 6864 LUT4 è da 18 à 334 I/O Dispusitivi à bassissima putenza
• Prucessu avanzatu di bassa putenza di 65 nm
• Solu 22 µW di putenza in standby
• I/O differenziali à bassa oscillazione programmabili
• Modu stand-by è altre opzioni di risparmiu energeticu 2. Memoria integrata è distribuita
• Finu à 240 kbits di RAM à blocchi integrata sysMEM™
• Finu à 54 kbit di RAM distribuita
• Logica di cuntrollu FIFO dedicata
3. Memoria Flash di l'Utilizatore in Chip
• Finu à 256 kbit di memoria flash di l'utente
• 100.000 cicli di scrittura
• Accessibile per mezu di l'interfacce WISHBONE, SPI, I2 C è JTAG
• Pò esse adupratu cum'è PROM di processore software o cum'è memoria Flash
4. I/O sincronu di fonte pre-ingegnerizatu
• Registri DDR in celle I/O
• Logica d'ingranaggi dedicata
• Ingranaggi 7:1 per I/O di Display
• DDR genericu, DDRX2, DDRX4
• Memoria DDR/DDR2/LPDDR dedicata cù supportu DQS
5. Buffer I/O flessibile è d'altu rendimentu
• U buffer sysIO™ programmabile supporta una vasta gamma di interfacce:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Ingressi di trigger Schmitt, finu à 0,5 V isteresi
• L'I/O supportanu u socketing à caldu
• Terminazione differenziale in chip
• Modu pull-up o pull-down programmabile
6. Clocking flessibile in chip
• Ottu orologi primari
• Finu à dui orologi di punta per interfacce I/O à alta velocità (solu i lati superiore è inferiore)
• Finu à dui PLL analogichi per dispusitivu cù sintesi di frequenza à n frazziunale
– Gamma di frequenza d'entrata larga (da 7 MHz à 400 MHz)
7. Non volatile, infinitamente riconfigurabile
• Accensione istantanea
– s'accende in microsecondi
• Soluzione sicura à chip unicu
• Programmabile via JTAG, SPI o I2 C
• Supporta a prugrammazione in background di non-vola
8. memoria di piastrelle
• Dual boot opzionale cù memoria SPI esterna
9. Riconfigurazione di TransFR™
• Aghjurnamentu di a logica in u campu mentre u sistema funziona
10. Supportu di livellu di sistema miglioratu
• Funzioni rinforzate nantu à u chip: SPI, I2C, timer/contatore
• Oscillatore integratu in chip cù una precisione di 5,5%
• TraceID unicu per u tracciamentu di u sistema
• Modu Programmabile Una Volta (OTP)
• Alimentazione unica cù una gamma operativa estesa
• Scansione di cunfini di a norma IEEE 1149.1
• Prugrammazione in sistema cunforme à IEEE 1532
11. Ampia gamma di opzioni di pacchetti
• Opzioni di pacchetti TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opzioni di pacchetti di dimensioni ridotte
– Solu chjucu cum'è 2,5 mm x 2,5 mm
• Migrazione di densità supportata
• Imballaggio avanzatu senza alogeni
